Board Control Status Registers (BCSR)
10.3
BCSR2
Table 10. BCSR2 Register
Bit
Config Signals
Function
Default
Att
? A multiplier and divisor, applied to SYSCLK input,
[0:4]
CFG_QE_PLL[0:4]
define the QE clock:
– QE Clock=SYSCLK*(CFG QE
SW6[1:5] sampled
at HRESET [ 01000 ]
R,W
PLL[0:4]/CFG_QE_CLK)
[5]
[6:7]
SDHC
CFG_LVDD_VSEL[0:1]
SDHC Card Detect Polarity Select
? 0: SDHC card-detect polarity is inverted.
? 1 (Default): SDHC card-detect polarity isn’t inverted.
Voltage Select Dedicated Pins
? QE UCC1 and UCC3 Voltage Select
? QE UCC2 and UCC4 Voltage Select
SW6[6] sampled at
HRESET [ 1 ]
SW6[6:7] sampled
at HRESET [ 11 ]
R,W
R,W
10.4
BCSR3
Table 11. BCSR3 Register
Bit
[0:3]
[4:6]
Config Signals
CFG_PORT_SEL[0:3]
CFG_RIO_ID[5:7]
Function
IO Select Configuration for SerDes.
RapidIO Device ID [5:7].
Default
SW8[1:4] sampled
at HRESET [ 0111 ]
SW8[5:7] sampled
at HRESET [ 000 ]
Att
R,W
R,W
RapidIO System Size
[7]
CFG_RIO_SYS_SIZE
? 0: Large system size with a maximum of 65,536
devices.
SW8[8] sampled at
HRESET [ 1 ]
R,W
? 1: Small system size with a maximum of 256 devices.
10.5
BCSR4
Table 12. BCSR4 Register
Bit
[0:3]
Config Signals
CFG_ROM_LOC[0:3]
Function
Selects physical location of boot ROM.
Default
SW9[1:4] sampled
at HRESET [ 1101 ]
Att
R,W
Specifies Boot Configuration Mode:
[4]
CFG_BOOT_CPU
? 0: CPU Boot Hold-off Mode; e500 core boots after
configuration by an external master.
? 1 (Default): e500 core boots without being configured
SW9[5] sampled at
HRESET [ 1 ]
R,W
by an external master.
Boot Sequencer
[5:6]
CFG_BOOT_SEQ[0:1]
? Allows Boot Sequencer to load serial ROM (on I 2 C1
port) configuration data before the host configures the
SW9[6:7] sampled
at HRESET [ 11 ]
R,W
MPC8569E.
MPC8569E-MDS-PB Hardware Getting Started, Rev. 3.1
20
Freescale Semiconductor
相关PDF资料
MPC8572EAMC MPC8572 AMC RAPID SYSTEM
MPQ-ARM ISP 4PORT FOR ARM CORTEX MCU
MP SURGE SUPPRESSR 2/RJ11 MODEM/FAX
MR0A08BCYS35 IC MRAM 1MBIT 35NS 44TSOP
MR0D08BMA45R IC MRAM 1MBIT 45NS 48BGA
MR256A08BCYS35R IC MRAM 256KB 35NS 44TSOP
MR256D08BMA45R IC MRAM 256KB 45NS 48BGA
MR25H10CDF IC MRAM 1MBIT 40MHZ 8DFN
相关代理商/技术参数
MPC8569EVTANKGB 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 800MHz rev2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
MPC8569EVTAQLJB 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 1GHz rev2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
MPC8569EVTAUNLB 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 1.33GHz rev2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
MPC8569VJAUNLB 制造商:Freescale Semiconductor 功能描述:IC MPU PWRQUICC 1333MHZ 783FCBGA
MPC8569VTANKGB 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 ST 800/600/400 r2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
MPC8569VTAQLJB 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 ST 1067/667/533 r2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
MPC8569VTAUNLB 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 ST 1333/667/533 r2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
MPC8572CLVTAULD 功能描述:微处理器 - MPU 1333 LOW PWR EXT TEMP RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324